使用YOSYS进行表征

admin

有没有办法使用YOSYS获得映射电路的面积、能耗或时间延迟？

这是我的合成脚本：

read_verilog UBBKA_15_0_15_0.v
hierarchy -top UBBKA_15_0_15_0
prep; flatten; synth
clean -purge

dfflibmap -liberty NanGate15nm.lib
abc -liberty NanGate15nm.lib
clean -purge

write_verilog -noattr -noexpr netlits.v

转载请注明出处:http://www.intsu.net/article/20230526/2596540.html